4场进球彩赛程什么意思 足球4场进球 4场进球彩过滤软件 4场进球彩怎么叫中奖 河北体彩4场进球samplingid126 湖南体彩足彩4场进球samplingid123 河北体彩4场进球samplingid103 4场进球360 4场进球的玩法 4场进球彩18078期开奖 4场进球彩开奖历史 4场进球彩预测方法 2017年12月4场进球 4场进球奖金 4场进球最新开奖
张飞软?#37096;?#28304;基于STM32 BLDC直流无刷电机驱动器开发视频套件,??戳此立抢??

基于DSP技与+FPGA器件实现数据采集设备的小型化

 引言

数据采集设备是测试系统中不可缺少的一部分,数据采集需要针对不同类型的需求,需要有高速A/D、低速A/D、数字多用表等功能,传统数据采集设备是用一种仪器进行一类测试,通过多种仪器组合实现一组完整测试,这种由多种仪器堆叠起来的数据采集系统具有体积和重量较大、成本较高、维护困难等诸多问题。针对这些问题,为完成某系列型号装备自动测试任务,设计实现了一种高集成度数据采集设备。该设备需实现100 M高速A/D、双通?#26639;?#31163;A/D、6通道低速A/D和数字多用表功能,采集数据通过LAN传输给上位机。输入前?#35828;?#29702;电?#20998;?#25345;宽范围多?#20013;?#21495;输入,并采用超宽输入范围的保护电路,实现设备通用性的同时保证其安全可靠。本设计采用DSP+FPGA架构,利用DSP/BIOS实时操作系统,结合TI提供的NDK 网络开发工具包,选用高集成度芯片,在10 cm×18 cm面积上设计实现该数据采集系统。

1 总体设计

设备的总体结构如图1所示。设备能够接入到以太网中,并能够被计算机远程访问。

基于DSP技与+FPGA器件实现数据采集设备的小型化

计算机?#22411;?#32476;通讯程序控制设备进行数据采集并读取数据。整个设备以DSP+FPGA核?#27169;?#21253;含高速A/D、低速隔离A/D、低速非隔离A/D和数字多用表。DSP选用TI公司主频720 MHz、32 b定点高性能的TMS320DM642,DM642完成了网络、主控功能。利用DM642的?#28304;?#30340;网络功能接口,结合TI提供的网络功能开发包(NDK)实现网络通讯功能。采用DSP/BIOS实现分配调度线程、数据采集任务和网络控制传输任务,实现对数据采集、存储和网络通讯的控制。FPGA选用Altera公司的CycloneⅢ系列?#32479;?#26412;工?#23548;?#30340;EP3C55F484I8,编写接口逻辑实现与DM642的数据交互,编写译码逻辑、高速A/D控制逻辑、低速A/D控制逻辑、数字多用表控制逻辑实现数据采集功能。

2 硬件设计

2.1 网络接口设计

TMS320DM642 ?#28304;?#19968;个网络功能接口,由EMAC控制模块、EMAC 模块和MDIO 模块组成[4],符合IEEE802.3协议,在设计网络通讯接口时只需要外接一片网络收发芯片即可,DM642的网络功能模块如图2所示。

基于DSP技与+FPGA器件实现数据采集设备的小型化

网络收发芯片选用美国国家半导体公司推出的DP83640,其MII接口与DM642 的EMAC 接口直连,MII接口包括接收总线和发送总线,接收部分包括接收数据线RXD[30],接收错误标志RX_ER,接收数据有效标志RX_DV 和数据同步接收时?#26377;?#21495;RX_CLK,当工作在10 Mb/s ?#20445;琑X_CLK 为2.5 MHz,工作在100 Mb/s ?#20445;琑X_CLK 为25 MHz.发送部分包含发送数据线TXD[30],发送使能位TX_EN,和发送时钟TX_CLK,同样,时钟可以为2.5 MHz或者25 MHz.另外,MII接口带有冲突检测信号COL,用于检测在半双工模?#36739;?#21457;送和接收同时发生的情况。该芯片具有的IEEE1588功能方便日后设备升级时钟同步功能。

2.2 A/D采集模块设计

A/D 采集单元分为1 路高速采集和8 路低速采集两部分,其中低速采集部分,分为2路隔离通道和6路非隔离通道,总图框图如图3 所示。高速采集通道选用14 位的A/D6645,最高采样率105 MSPS,并行输出。低速采集通道选用24位的A/DS1278,单片并行8通道,最高采样率144 KSPS,采用8 路串行输出,同时采集8 路输入信号。两路隔离通道选用A/D215隔离运放。

基于DSP技与+FPGA器件实现数据采集设备的小型化

两路隔离通道输入电压范围±380 V,输入阻抗为10 MΩ,1 路高速通道和6 路非隔离通道前端均采用运放衰减,分别实现±5 V 和±40 V 电压输入范围,高输入阻抗和宽范围电压输入范围使该设备能够适应大部分被测系统,实现了设备的通用化。每通道前端采用压敏电阻和自恢复保险丝设计宽范围高可靠保护电路,保证设备的稳定性和安全性。

2.3 数字多用表模块设计

该设备对数字多用表测量速度、精度要求不是很高,但要求电路板的体积尽可能的小,因此在数字多用表电路设计上,选用了MAXIM 公司生产的MAX134 作为测量的核心芯片。MAX134 是单片智能数字多用表专用芯片,在其外围配置少量元器件,设计简单的电路即可实现精度达到3位半的数字多用表。该设备的数字多用表功能框图如图4所示。采用继电器实现功能切换;电阻分压器实现0~400 V交、直流电压输入;0.1 Ω和1 Ω采样电阻实现0~4 A交、直流电流转换为电压信号输入;AC/DC转换模块采用有效值转换芯片A/D637,实现交流信号转直流;参考稳压源提供电阻测试的参考电压,实现0~40 MΩ 电阻测量;外围元器件实现MAX134 正常工作所需的晶振、电源、滤波等功能。

基于DSP技与+FPGA器件实现数据采集设备的小型化

FPGA 内部逻辑控制功能切换、实现MAX134内部寄存器的读写,进而实现数字多用表功能。

3 软件设计

3.1 网络通讯功能实现方法

本设?#35780;?#29992;DSP/BIOS 结合NDK 实现网络通讯功能。DSP/BIOS 是TI 公司为C28x,C5000 和C6000 系列DSP开发的可剪裁实时多任务操作系统,同时也是CCS提供的一套多任务开发、硬件抽象、实时分析和系统配置的专用工具。DSP/BIOS以其功能丰富的APIs综合管理系统内存,实现任务分配和调度,实时监测分析系统运行,并提供方便的数据通信接口和外设驱动开发工具。NDK是TI专门为网络应用开发提供的网络开发工具包,利用其TCP/IP协议栈开发网络应用具有成本低、开发周期短的特点。网络性能由套接字类型、套接字缓冲区、CPU速度和CPU缓冲等几方面决定。要使用NDK 必须在DSP/BIOS 中配置TCP/IP 协议栈,主要在DSP/BIOS的。cdb文件中做以下配置:

(1)全局设置GBL

设置系统初始化函数dm642_init,用于设置L2 模式,分配MAC地址;

(2)设置MEM对象

配置程序、数据存储区域及堆栈大小;

(3)设置HOOK对象

设置NDK的TCP/IP协议栈保存空间;

(4)设置PRD对象

设置NDK HAL库中的定时驱动事件;

(5)设置线程TSK

静态创建2个线程:TSK_idle线程,优先级最低,当系统没有其他任务执行时运行;TSK_main主线程,优先级最高,用于配置服务器信息及启动HTTP服务。

配置文件生成之后,在DSP/BIOS 中编写网络主线程TSK_main,用于启动运行TCP/IP 协议栈,启动HTTP服务,同时不断监测和响应网络底层事件。在主线程中可以动态创建任务,用于实现与其他网络设备的网络通讯功能。

3.2 多任务线程管理机制

为了优化CPU?#35797;矗?#23454;现各功能的协调运作,需要合理划分功能、规划任务。本设计构建了按优先级从高到低创建了高速A/D 线程、低速A/D 线程、数字多用表线程、网络传输线程和网络配置线程。其中,网络传输任务是最核心的任务线程,主要完成创建线程、网络命令解析、通道查询和数据上传的功能,流程图如5所示。

基于DSP技与+FPGA器件实现数据采集设备的小型化

网络传输任务使用套接字编程,工作在服务器模式,通讯方式采用TCP.首先调用fdOpenSession()函数建立文件描述表,调用socket()创建套接字,然后绑定IP信息、监听,然后等待?#31361;?#31471;连接请求,一旦?#31361;?#31471;连?#30001;希?#20415;调用fdSelect()函数检测?#31361;?#31471;是否发送数据,如果有数据则接收,否则继续检测,除?#24378;突?#31471;断开连接。在这种设计模?#36739;攏市砜突?#31471;重复的执行断开、连?#30828;?#20316;,保证了系统工作的稳定性。

DSP/BIOS 支持硬件中断(HWI)、软件中断(SWI)、任务(TSK)和空闲线程(IDL)4种类型的线程,它们的线程优先级从高到低。硬件中断线程主要用来处理响应时间要求严格的请求,同时它的优先级最高,能抢占当前运行的其他线程及时运行,本设计各线程运行调度状态如图6所示。

基于DSP技与+FPGA器件实现数据采集设备的小型化

图中黑色阴影部分表示线程运行,白色不封表象线程挂起。高速A/D处理的数据量最大,对处理响应的时间要求严格,?#24335;?#23427;的优先级设为最高,能抢占当前运行的其他线程及时运行,保证数据实时上传,低速A/D线程和数字多用表线程的优先级根据其对时间的要求逐次降低。

4 测试

为了测试接口板的网络通讯功能,使用PC 机作为?#31361;?#31471;,与设备通过路由器连在?#38047;?#32593;内。设备作为服务器端,在PC机端采用VS2005编写上位机网络通讯程序,每次传输46 720 B数据,在开始和结束数据传输时刻读取系统时间,并计算出网络传输的速率,如图7所示。

基于DSP技与+FPGA器件实现数据采集设备的小型化

DM642中L2的Cache大小会影响网络传输速度,实验发现,当Cache大小在128 KB是,传输速率达到了最佳,为89.2 Mb/s,由于在?#38047;?#32593;?#22411;?#32476;环境相对复杂等原因,没有达到理想的100 Mb/s的传输速率。A/D数据采集和数字多用表功能的测试,利用Agilent E3631A直流电源、Agilent 34110A6位半数字多用表和正泰TDGC2-0.2电源模块等仪器,测试结果如表1和表2所示。

基于DSP技与+FPGA器件实现数据采集设备的小型化

基于DSP技与+FPGA器件实现数据采集设备的小型化

5 结语

本设备选用高性能高集成芯片,采用DSP+FPGA的主控方案,实现了数据采集设备的小型化。前?#35828;?#29702;电?#20998;?#25345;多?#20013;?#21495;的宽动态范围测量,并具有可靠的过压保护,保证了设备的通用性与安全性。以DM642 的硬件?#35797;?#20026;基础,通过调用NDK提供的APIs,实现了百兆以太网的传输。同?#20445;?#21033;用DSP/BIOS的多任务机制,实现网络控制、数据采集以及网络通讯的有效配合,保证底层高速采集的大数据量快速可靠得上传给上位机。

实际应用表明,该设备稳定可靠、实时性强、兼容多种被测系统,在数据采集领域中有一定的应用价值。

收藏 人收藏
分享:

评论

相关推荐

正点原子手把手教你学FPGA系列视频

 正点原子推出的“开拓者“、”新起点”两款FPGA开发板功能强大,配有教科书级的文?#21040;坛蹋?#37197;套的视频分为工具篇
发表于 01-25 00:00 ? 1449次 阅读
正点原子手把手教你学FPGA系列视频

WEIDE-B系列交流伺服驱动器的简要说明书免费下载

 WEIDE系列为一开放型(open type)的伺服驱动器,操作时须安装于遮?#38382;?#30340;控制箱内。本驱动....
发表于 04-25 08:00 ? 4次 阅读
WEIDE-B系列交流伺服驱动器的简要说明书免费下载

PC通过PCI9052联接DSP的HPI接口?#27425;?#26102;配置电平不对了

自己做了一块板子,。想让PC通过PCI9052联接DSP的HPI接口,但DSP上电?#27425;?#26102;有一些引脚有电平要求,见下两图所示。...
发表于 04-25 05:22 ? 5次 阅读
PC通过PCI9052联接DSP的HPI接口?#27425;?#26102;配置电平不对了

5V转1.8V的电源芯片会发烫吗?

大家有没有用过5V转1.8V的电源芯片?会发?#22530;矗? 前?#38382;?#38388;实验室买了一个dsp的开发板,电源芯片会发烫,打电话技术说没问题,...
发表于 04-25 03:07 ? 5次 阅读
5V转1.8V的电源芯片会发烫吗?

请问如何将FPGA接受的串口数据写入内部ram需要时再读取出来?

哪位高手能指点下如何将FPGA接受的串口数据写入内部ram,需要的时候在读取出来? 小弟刚自学fpga,折腾一周未果。fpga用的E...
发表于 04-25 01:43 ? 6次 阅读
请问如何将FPGA接受的串口数据写入内部ram需要时再读取出来?

FPGA?#26632;?#38142;下载时initialize chain识别不到器件

FPGA按下图做的?#26632;?#38142;的电路连接,FPGA为spartan3E XC2S250E,PROM为18v02,但下载时initialize chain识别不到...
发表于 04-25 00:05 ? 6次 阅读
FPGA?#26632;?#38142;下载时initialize chain识别不到器件

请问有DSP CAN通讯方面的资?#19979;穡?/a>

请问有做过DSP  can通讯系统的大神吗?? 求帮助  ,万分?#34892;? 现在在做一个小项目,需要对can 通讯的邮...
发表于 04-24 22:18 ? 4次 阅读
请问有DSP CAN通讯方面的资?#19979;穡? />    </a>
</div><div class=

FPGA驱动的储存模块的使用?#22363;?#20813;费下载

本文档的主要内容详细介绍的是FPGA驱动的储存模块的使用?#22363;?#20813;费下载。
发表于 04-24 18:31 ? 20次 阅读
FPGA驱动的储存模块的使用?#22363;?#20813;费下载

如何满足本地化差分隐私进行众包位置的数据采集

针对位置数据众包采集中个人位置隐私泄露的问题,提出了一种满足本地化差分隐私的位置数据众包采集方法。首....
发表于 04-24 17:14 ? 11次 阅读
如何满足本地化差分隐私进行众包位置的数据采集

教研室?#19994;?#20010;开发板不知道啥型号 咨询大神

求大神 告知 这是?#35009;?#24320;发板 在哪里找资料  有价购买资料 ...
发表于 04-24 16:49 ? 122次 阅读
教研室?#19994;?#20010;开发板不知道啥型号 咨询大神

英特尔分享FPGA编程模型 更好的释放数据的巨大潜能

身处数据洪流的时代,这不仅意味着数据量的爆炸式增长,更体现在数据形态和格式正发生着革命性的变化,数据....
发表于 04-24 14:40 ? 35次 阅读
英特尔分享FPGA编程模型 更好的释放数据的巨大潜能

Achronix推出新战略 为?#31361;?#25552;供完整的FPGA产品

随着互联网红利逐渐消失,物联网在整体科技发展潮流中顺势而行,成为被普遍看好的新一代产业发展?#36739;頡?/div>
发表于 04-24 14:36 ? 41次 阅读
Achronix推出新战略 为?#31361;?#25552;供完整的FPGA产品

?#35009;?#26102;候需要缓冲IC?

在将诸如DSP与FPGA接口连接的同?#20445;?#25105;们如何知道?#38382;?#20351;用缓冲IC? 在DSP和FPGA数据表中查看哪些参数来决定是否...
发表于 04-24 13:41 ? 15次 阅读
?#35009;?#26102;候需要缓冲IC?

Modelsim使用手册

Modelsim6.0 使用?#22363;?介绍FPGA仿真软件modelsim的使用。 ...
发表于 04-24 13:34 ? 10次 阅读
Modelsim使用手册

FPGA系统设计的几类IP模块

(1012.86 KB)
发表于 04-24 13:33 ? 10次 阅读
FPGA系统设计的几类IP模块

slavefifo的速度有多快?

我使用FPGA + FX3+ SLAVEFIFO测试传输数据到PC的速度。 但是速度是6Mb/s,所以速度慢,固件使用SLaveFiF...
发表于 04-24 10:48 ? 71次 阅读
slavefifo的速度有多快?

如?#38382;?#29992;最优二叉决策树分类模型进行奶牛运动行为的识别

针对奶牛行为分类过程中决策树算法构建主观性强、阈值选取无?#33539;?#35268;则,易导致分类精度差的问题,该文提出一....
发表于 04-24 08:00 ? 4次 阅读
如?#38382;?#29992;最优二叉决策树分类模型进行奶牛运动行为的识别

如?#38382;?#29992;DSP进行嵌入式温度测量系统设计与实现资料说明

随着技术的创新和发展,温度测量已经可以通过温敏电子元器件的物理量模拟来实现,从而使温度测量更加准确、....
发表于 04-24 08:00 ? 24次 阅读
如?#38382;?#29992;DSP进行嵌入式温度测量系统设计与实现资料说明

如?#38382;?#29992;NIOSII打开已有工程详细视频?#22363;?#20813;费下载

2004年,Altera 正式推出了Nios II系列32位RISC嵌入式处理器。Nios II系列....
发表于 04-23 16:45 ? 15次 阅读
如?#38382;?#29992;NIOSII打开已有工程详细视频?#22363;?#20813;费下载

如?#38382;?#29992;quartus建立工程详细视频?#22363;?#20813;费下载

Quartus II design 是最高级和复杂的,用于system-on-a-programma....
发表于 04-23 16:45 ? 15次 阅读
如?#38382;?#29992;quartus建立工程详细视频?#22363;?#20813;费下载

DSP设计与应用?#22363;?#20043;TMS320C54XDSP片内外设的详细资料说明

本文档的主要内容详细介绍的是DSP设计与应用?#22363;?#20043;TMS320C54XDSP片内外设的详细资料说明包....
发表于 04-23 16:15 ? 25次 阅读
DSP设计与应用?#22363;?#20043;TMS320C54XDSP片内外设的详细资料说明

DSP设计与应用?#22363;?#20043;TMS320C54XDSP寻址方式的详细资料说明

本文档的主要内容详细介绍的是DSP设计与应用?#22363;?#20043;TMS320C54XDSP寻址方式的详细资料说明包....
发表于 04-23 16:15 ? 21次 阅读
DSP设计与应用?#22363;?#20043;TMS320C54XDSP寻址方式的详细资料说明

从?#23548;?#26469;看 赛灵思是目前FPGA市场的绝对领先者

Altera和赛灵思20年来都在FPGA这个窄众市场激烈的竞争者,然而Peter Larson基于对....
发表于 04-23 16:06 ? 56次 阅读
从?#23548;?#26469;看 赛灵思是目前FPGA市场的绝对领先者

AI芯片市场巨头扎堆 赛灵思FPGA发?#25925;?#22836;强劲

AI(人工智能)俨然是近年全球科技产业最重要的热门词汇,作为生产AI创新核心芯片的供货商们,自然也不....
发表于 04-23 15:25 ? 76次 阅读
AI芯片市场巨头扎堆 赛灵思FPGA发?#25925;?#22836;强劲

如何破解两?#36873;?#21098;刀差”加速AI落地?Xilinx给出了答案

“深化大数据、人工智能等研发应用,培育新一代信息技术、高端装备、生物医药、新能源汽车、新材?#31995;?#26032;兴产....
发表于 04-23 13:51 ? 90次 阅读
如何破解两?#36873;?#21098;刀差”加速AI落地?Xilinx给出了答案

FPGA基础知识培?#21040;坛?#20813;费下载

本文档的主要人详细介绍的是FPGA基础知识培?#21040;坛?#20813;费下载包括了:1.?#35009;?#26159;FPGA ,2.Acte....
发表于 04-23 08:00 ? 28次 阅读
FPGA基础知识培?#21040;坛?#20813;费下载

碎纸机系统的电路功耗计算问题详解

详细?#27493;?#21333;项交流异步马达工作原理,如何产生旋转的正圆气隙磁场,鼠笼式马达概念。详细?#27493;?#22914;何实现相位移....
的头像 Elecfans学?#21644;?#33616; 发表于 04-22 15:51 ? 368次 阅读
碎纸机系统的电路功耗计算问题详解

能否有一款归一化的 SSD控制器设计同时满足企?#23548;?#21644;消费级需求?

SSD有企?#23548;?#19982;消费级之分。
的头像 ssdfans 发表于 04-22 13:52 ? 195次 阅读
能否有一款归一化的 SSD控制器设计同时满足企?#23548;?#21644;消费级需求?

一个基于“在线交通仿真技术?#20445;?#20197;大数据、人工智能和在线交通仿真为核心要素

在探究城市交通问题的原因?#20445;?#20010;体差异与整体交通量的影响不可忽视。例如,在处理交通?#20992;?#38382;题?#20445;?#38656;考虑交....
的头像 IEEE电气电子工程师学会 发表于 04-22 10:16 ? 446次 阅读
一个基于“在线交通仿真技术?#20445;?#20197;大数据、人工智能和在线交通仿真为核心要素

FPGA跨界收购提速横向整合 纵向创新求同存异

FPGA在先进工?#31456;飞?#30340;狂飚猛进带来了如影随形的挑战:一方面,进入20nm和14nm阶段后,不光是F....
发表于 04-22 08:44 ? 101次 阅读
FPGA跨界收购提速横向整合 纵向创新求同存异

Cygnus超算成为第一台进入超算top500榜单的GPU、FPGA混合加速超级计算机

尽管“双加速硬件”的设定很新?#20445;?#20294;其实Cygnus并不是试验机。其组建的主要用途是为宇宙学、粒子物理....
的头像 新智元 发表于 04-21 09:39 ? 428次 阅读
Cygnus超算成为第一台进入超算top500榜单的GPU、FPGA混合加速超级计算机

智能称重系统的设计资料详细资料说明

介绍了基于 STC11F32XE 和 A/D 转换器 ADS1230 的?#35745;?#28748;装称重系统,并提出了其....
发表于 04-19 17:02 ? 66次 阅读
智能称重系统的设计资料详细资料说明

Intel宣布正式收购Omnitek 将在FPGA上获益

2015年,Intel斥资167亿美元收购了FPGA市场巨头Altera,和赛灵思正面对决,最近还推....
发表于 04-19 14:42 ? 80次 阅读
Intel宣布正式收购Omnitek 将在FPGA上获益

FPGA的配置手册详细资料合集免费下载

Stratix?系?#23567;yclone?系?#23567;pex?II、Apex 20K(包括Apex 20KE....
发表于 04-19 08:00 ? 37次 阅读
FPGA的配置手册详细资料合集免费下载

LabVIEW中文?#22363;套?#26009;免费下载

使用 LabVIEW 开发?#25945;?#32534;制的程序称为虚拟仪器程序,简称为 VI。LabVIEW(Labora....
发表于 04-19 08:00 ? 54次 阅读
LabVIEW中文?#22363;套?#26009;免费下载

如?#38382;?#29992;DSP芯片进行嵌入式USB摄像头图像采集与显示的方案说明

目前市场上大部分的图像采集与处理系统是基于DSP 芯片的,这种图像采集与处理系统成本高、功耗高、体积....
发表于 04-19 08:00 ? 56次 阅读
如?#38382;?#29992;DSP芯片进行嵌入式USB摄像头图像采集与显示的方案说明

CMOS混合信号电路设计第二版PDF电子书免费下载

将模拟电路与数?#20013;?#21495;处理(DSP)相结合的设计称为混合信号设计(MSDS)。根据这个定义,既使用数字....
发表于 04-19 08:00 ? 44次 阅读
CMOS混合信号电路设计第二版PDF电子书免费下载

Altium designe?#22363;?#30340;23个资料大集合免费下载

本文档的主要内容详细介绍的是Altium designe?#22363;?#30340;23个资料大集合免费下载包括了:11.....
发表于 04-19 08:00 ? 47次 阅读
Altium designe?#22363;?#30340;23个资料大集合免费下载

LC75056PE 带Bongiovi DPS的汽车音响DSP

信息 LC75056PE是一款数字声音处理器,它将音频信号处理器,A / D,D / A和音量集成到单个芯片中,这是汽车音频DSP的先决条件。程序从内?#21487;?#23384;ROM下载到DSP RAM?#23567;?硬件: 模拟输入(立体声) 模拟输入(单声道) ADC 24位 DAC 24位+ EVR 数字输入(IIS) 数字输出(IIS) 采样?#39318;?#25442;器(SRC) 主微控制器串行接口 DSP(24位) 电源电压 逻辑(DSP):1.5V PLL电路:3.3V 晶体振荡,数字I / O电源:3.3V CODEC模拟电源:3.3V 电路图、引脚图和封装图...
发表于 04-18 20:26 ? 0次 阅读
LC75056PE 带Bongiovi DPS的汽车音响DSP

THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

信息描述The THS1009 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1009 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1009C is characterized for operation from 0°C to 70°C, and the THS1009I is characterized for operation from ...
发表于 04-18 20:10 ? 0次 阅读
THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

信息描述The TLV1572 is a high-speed 10-bit successive-approximation analog-to-digital converter (ADC) that operates from a single 2.7-V to 5.5-V power supply and is housed in a small 8-pin SOIC package.The TLV1572 accepts an analog input range from 0 to VCC and digitizes the input at a maximum 1.25 MSPS throughput rate. The power dissipation is only 8 mW with a 3-V supply or 25 mW with a 5-V supply. The device features an auto-powerdown mode that automatically powers down to 10 uA whenever a conversion is not performed. The TLV1572 communicates with digital microprocessors via a simple 3- or 4-wire serial port that interfaces directly to the Texas Instruments TMS320 DSPs and (Q)SPI compatible microcontrollers without using additional glue logic. Very high throughput rate, simple serial interface, SO-8 package, 3-V operation, and low power consumption make the TLV1572 an ideal choice for compact or remote high-speed systems.特性F...
发表于 04-18 20:09 ? 0次 阅读
TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 ? 0次 阅读
TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 ? 0次 阅读
TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 ? 0次 阅读
TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 ? 0次 阅读
TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

信息描述The TLV1570 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, an on-chip reference, and a high-speed serial interface. The device contains an on-chip control register allowing control of channel selection, conversion start, reference voltage levels, and power down via the serial port. The MUX is independently accessible, which allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore one signal conditioning circuit can be used for all eight channels.The TLV1570 operates from a single 2.7-V to 5.5-V power supply. The device accepts an analog input range from 0 V to AVDD and digitizes the input at a maximum 1.25 MSPS throughput rate. Power dissipation is only 8 mW with a 2.7-V supply or 40 mW with a 5.5-V supply. The device features an autopower-down mode that automatically ...
发表于 04-18 20:09 ? 0次 阅读
TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (μP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from ?40°C to 85°C. The TLC1550M is characterized over the full military range of ?55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC? Single-Po...
发表于 04-18 20:07 ? 14次 阅读
TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 ? 12次 阅读
TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 ? 17次 阅读
TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (μP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from ?40°C to 85°C. The TLC1550M is characterized over the full military range of ?55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC? Single-Po...
发表于 04-18 20:07 ? 17次 阅读
TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

信息描述The THS12082 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS12082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided.An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the appl...
发表于 04-18 20:06 ? 14次 阅读
THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

信息描述The THS1209 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1209 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1209C is characterized for operation from 0°C to 70°C, and the THS1209I is characterized for operation from ...
发表于 04-18 20:06 ? 16次 阅读
THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

信息描述The THS1207 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1207 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential-inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1207C is characterized for operation from 0°C to 70°C, the THS1207Iis characterized for operation from ?40°...
发表于 04-18 20:05 ? 18次 阅读
THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

BELASIGNA R281 始?#25391;?#21548;,语音触发音频DSP系统

信息 BelaSigna?R281是一款超低功耗语音触发解决方案,适用于各种消费电子设备。在典型的应用中,BelaSigna R281“始终在聆听”。并?#21307;?#26816;测单个用户训练的触发短语,当检测到该触发短语时断言唤醒信号。 “始终开启”。平均功耗小于300 uW的关键短语检测(不包括麦克风的功?#27169;?#21487;保持待机电池寿命。 BelaSigna R281是一款超小型解决方案,可同时提供采用5 mm x 5mm QFN32封装和2.42 mm x 2.74 mm WLCSP封装。它可以设计在单层PCB上,具有4 mil布线和最少量的外部元件。 需要一个外部的I C主控制器来配置器件进行操作。 超低功耗 卓越绩效 混合信号 Easy Design-In 优势特点 主要功能 久经考验的超低功耗数?#20013;?#21495;处理(DSP)技术 ?最初为助听器开发的音频DSP技术在以下方面具备所需的计算能力极低电流消耗 ?...
发表于 04-18 19:42 ? 19次 阅读
BELASIGNA R281 始?#25391;?#21548;,语音触发音频DSP系统

THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

信息描述The THS10082 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS10082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the app...
发表于 04-18 19:06 ? 16次 阅读
THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

信息描述The THS1206 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1206 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the applic...
发表于 04-18 19:06 ? 16次 阅读
THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

信息描述 The THS1007 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1007 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1007C is characterized for operation from 0°C to 70°C, and the THS1007I is characterized for operation from ...
发表于 04-18 19:06 ? 16次 阅读
THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗

信息描述The THS10064 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS10064 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to improve data transfers to the processor. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. Two diffe...
发表于 04-18 19:06 ? 14次 阅读
THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗

高性能FPGA的典型应用详细资料说明

本文档的详细介绍的是高性能FPGA的典型应用详细资料说明内容包括了:1.Altera的FPGA体系结....
发表于 04-18 17:30 ? 57次 阅读
高性能FPGA的典型应用详细资料说明

FPGA设计有哪些良好的设?#21697;?#27861;及误区

本文档的详细介绍的是FPGA设计有哪些良好的设?#21697;?#27861;及误区内容包括了:1.FPGA的适用领域及选型,....
发表于 04-18 17:30 ? 42次 阅读
FPGA设计有哪些良好的设?#21697;?#27861;及误区

英特尔收购Omnitek 将提供先进的FPGA解决方案

4月18日消息,英特尔近日宣布收购了家领先的优化视频和视觉 FPGA IP解决方案提供商 Omnit....
发表于 04-18 14:42 ? 90次 阅读
英特尔收购Omnitek 将提供先进的FPGA解决方案

物联网能在对抗地震这样的天灾中发挥作用吗?

预防分为几个阶段,在社会和个人防范意识与常识方面的提升、在灾害提前预警方面、在地震监测方面……随着智....
的头像 司南物联 发表于 04-18 13:45 ? 501次 阅读
物联网能在对抗地震这样的天灾中发挥作用吗?

畅谈鼎实创新核心竞争力以及工业网络发展思考等方面

谈及公司最核心的竞争力,王彪表示,鼎实创新对PROFIBUS协议的技术要素?#33455;?#36739;深。围绕PROFIB....
的头像 工控头条 发表于 04-18 11:28 ? 303次 阅读
畅谈鼎实创新核心竞争力以及工业网络发展思考等方面

让 “芝麻开门” 落地,Xilinx 给出加速应对策略

“芝麻,芝麻,开门吧。”随着阿里巴巴一声咒语,山洞的大门应声打开,阿里巴巴发现洞里大量财宝和金币……....
发表于 04-18 09:07 ? 96次 阅读
让 “芝麻开门” 落地,Xilinx 给出加速应对策略

英特尔的Agilex FPGA发布 必将对当前的FPGA市场带来一波最强的冲击

英特尔的10纳米FPGA终于来了。在四月刚刚结束的英特尔“以数据为中心创新日”中,曾经代号为Falc....
发表于 04-18 08:55 ? 205次 阅读
英特尔的Agilex FPGA发布 必将对当前的FPGA市场带来一波最强的冲击

华为宣布将FusionServer产品全线升级到FusionServer Pro智能服务器

从2017年公开发布基于赛灵思FPGA的华为高性能加速服务器硬件?#25945;?#24320;始,赛灵思和华为强强联手,充分....
的头像 FPGA开发圈 发表于 04-17 17:43 ? 1036次 阅读
华为宣布将FusionServer产品全线升级到FusionServer Pro智能服务器

安路科技在上海推出第三代“小精灵”ELF3系列高性能、低功耗FPGA产品

安路科技成立8年以来,总经理文余波进行了首次演讲。他表示,安路科技的初心是做好FPGA;使命是“搅局....
的头像 芯智讯 发表于 04-17 17:08 ? 901次 阅读
安路科技在上海推出第三代“小精灵”ELF3系列高性能、低功耗FPGA产品

技术驱动应用落地 六位大咖热议行业新机遇

传感器、加速计算、存储以及物联网、人工智能和工业4.0等等话题是当下半导体产业的关注焦点。日前,在第....
的头像 坚白 发表于 04-17 15:57 ? 3151次 阅读
技术驱动应用落地 六位大咖热议行业新机遇

针对FPGA的GTP信号 PCB设计过程中需要考虑到以下因素

千兆位级串行I/O技术有着极其出色的优越性能,但这些优越的性能是需要条件来保证的,即优秀的信号完整性....
发表于 04-17 15:50 ? 129次 阅读
针对FPGA的GTP信号 PCB设计过程中需要考虑到以下因素

FPGA业务仅?#21152;?#25910;的3% 经济性优于微处理器

和过去?#22797;?#20135;品相比,AMD近期推出的产品给了英特尔更为激烈的竞争压力,这将帮助AMD逐步超?#25509;?#29305;尔;
发表于 04-17 15:44 ? 112次 阅读
FPGA业务仅?#21152;?#25910;的3% 经济性优于微处理器

基于FPGA对零中频射频收发器AD9361进行配置

无人机机载数据链设备的系统架构如图1 所示。首先,FPGA 通过EMIF 接收DSP 的高清压缩视频....
的头像 射频百花潭 发表于 04-17 15:32 ? 357次 阅读
基于FPGA对零中频射频收发器AD9361进行配置

基于FPGA的控制和运算电路的设计

液体密度是许多工业中的重要参数,它可以直?#30828;?#19982;生产过程中的控制和决策,因此对液体密度进行快速而准确的....
发表于 04-17 15:09 ? 88次 阅读
基于FPGA的控制和运算电路的设计

办公室碎纸机系统电路设计分析

详细?#27493;?#21333;项交流异步马达工作原理,如何产生旋转的正圆气隙磁场,鼠笼式马达概念。详细?#27493;?#22914;何实现相位移....
的头像 Elecfans学?#21644;?#33616; 发表于 04-17 10:17 ? 903次 阅读
办公室碎纸机系统电路设计分析

集万千宠爱于一身!英特尔全新 Agilex FPGA发布

今天,英特尔终于发布了与Altera进行深度整?#29616;?#21518;全新FPGA产品家族——基于英特尔10nm制程的....
的头像 芯智讯 发表于 04-16 17:34 ? 344次 阅读
集万千宠爱于一身!英特尔全新 Agilex FPGA发布

MCS51单片机在数据采集监控系统中的应用

MCS51单片机标准构成只有一组全双工UART串行口,P3.0-RXD收、P3.1-TXD发,如果要....
发表于 04-16 16:51 ? 74次 阅读
MCS51单片机在数据采集监控系统中的应用

周小鹏:努力让 FPGA支持更多开源库和框架

对于用户而言,FPGA在云端应用兼顾了速度和灵活性。
的头像 LiveVideoStack 发表于 04-16 15:40 ? 248次 阅读
周小鹏:努力让 FPGA支持更多开源库和框架

JESD204B-01协议规范的详细资料说明

本规范描述了数据转换器和逻辑设备之间的串行接口。它包含规范性信息,使设计人员能够实现与本规范涵盖的其....
发表于 04-16 08:00 ? 43次 阅读
JESD204B-01协议规范的详细资料说明

轮式移动机器人控制系统设计的设计论文资料免费下载

 随着计算机、控制理论、人工智能理论、传感器等技术的不断成熟和发展,移动机器人?#33455;?#24050;经发展到-一个崭....
发表于 04-16 08:00 ? 39次 阅读
轮式移动机器人控制系统设计的设计论文资料免费下载

FPGA的优势和汽车电子主流需求吻合 利用FPGA提供灵活的解决方案

分析家估计,汽车远程通信业务和硬件的总收益将于未来五年内超越200亿美元,而电子元件供应商正积极投资....
发表于 04-15 08:56 ? 210次 阅读
FPGA的优势和汽车电子主流需求吻合 利用FPGA提供灵活的解决方案

AD5410和AD5420转换器的数据手册免费下载

AD5410/AD5420是一种?#32479;?#26412;、高精度、完全集成的12/16位转换器,提供可编程的电流源输出....
发表于 04-12 17:30 ? 51次 阅读
AD5410和AD5420转换器的数据手册免费下载
14086期4场进球开奖
4场进球彩赛程什么意思 足球4场进球 4场进球彩过滤软件 4场进球彩怎么叫中奖 河北体彩4场进球samplingid126 湖南体彩足彩4场进球samplingid123 河北体彩4场进球samplingid103 4场进球360 4场进球的玩法 4场进球彩18078期开奖 4场进球彩开奖历史 4场进球彩预测方法 2017年12月4场进球 4场进球奖金 4场进球最新开奖