4场进球彩赛程什么意思 足球4场进球 4场进球彩过滤软件 4场进球彩怎么叫中奖 河北体彩4场进球samplingid126 湖南体彩足彩4场进球samplingid123 河北体彩4场进球samplingid103 4场进球360 4场进球的玩法 4场进球彩18078期开奖 4场进球彩开奖历史 4场进球彩预测方法 2017年12月4场进球 4场进球奖金 4场进球最新开奖
張飛軟硬開源基于STM32 BLDC直流無刷電機驅動器開發視頻套件,??戳此立搶??

基于DSP技與+FPGA器件實現數據采集設備的小型化

?引言

數據采集設備是測試系統中不可缺少的一部分,數據采集需要針對不同類型的需求,需要有高速A/D、低速A/D、數字多用表等功能,傳統數據采集設備是用一種儀器進行一類測試,通過多種儀器組合實現一組完整測試,這種由多種儀器堆疊起來的數據采集系統具有體積和重量較大、成本較高、維護困難等諸多問題。針對這些問題,為完成某系列型號裝備自動測試任務,設計實現了一種高集成度數據采集設備。該設備需實現100 M高速A/D、雙通道隔離A/D、6通道低速A/D和數字多用表功能,采集數據通過LAN傳輸給上位機。輸入前端調理電路支持寬范圍多種信號輸入,并采用超寬輸入范圍的保護電路,實現設備通用性的同時保證其安全可靠。本設計采用DSP+FPGA架構,利用DSP/BIOS實時操作系統,結合TI提供的NDK 網絡開發工具包,選用高集成度芯片,在10 cm×18 cm面積上設計實現該數據采集系統。

1 總體設計

設備的總體結構如圖1所示。設備能夠接入到以太網中,并能夠被計算機遠程訪問。

基于DSP技與+FPGA器件實現數據采集設備的小型化

計算機中網絡通訊程序控制設備進行數據采集并讀取數據。整個設備以DSP+FPGA核心,包含高速A/D、低速隔離A/D、低速非隔離A/D和數字多用表。DSP選用TI公司主頻720 MHz、32 b定點高性能的TMS320DM642,DM642完成了網絡、主控功能。利用DM642的自帶的網絡功能接口,結合TI提供的網絡功能開發包(NDK)實現網絡通訊功能。采用DSP/BIOS實現分配調度線程、數據采集任務和網絡控制傳輸任務,實現對數據采集、存儲和網絡通訊的控制。FPGA選用Altera公司的CycloneⅢ系列低成本工業級的EP3C55F484I8,編寫接口邏輯實現與DM642的數據交互,編寫譯碼邏輯、高速A/D控制邏輯、低速A/D控制邏輯、數字多用表控制邏輯實現數據采集功能。

2 硬件設計

2.1 網絡接口設計

TMS320DM642 自帶一個網絡功能接口,由EMAC控制模塊、EMAC 模塊和MDIO 模塊組成[4],符合IEEE802.3協議,在設計網絡通訊接口時只需要外接一片網絡收發芯片即可,DM642的網絡功能模塊如圖2所示。

基于DSP技與+FPGA器件實現數據采集設備的小型化

網絡收發芯片選用美國國家半導體公司推出的DP83640,其MII接口與DM642 的EMAC 接口直連,MII接口包括接收總線和發送總線,接收部分包括接收數據線RXD[30],接收錯誤標志RX_ER,接收數據有效標志RX_DV 和數據同步接收時鐘信號RX_CLK,當工作在10 Mb/s 時,RX_CLK 為2.5 MHz,工作在100 Mb/s 時,RX_CLK 為25 MHz.發送部分包含發送數據線TXD[30],發送使能位TX_EN,和發送時鐘TX_CLK,同樣,時鐘可以為2.5 MHz或者25 MHz.另外,MII接口帶有沖突檢測信號COL,用于檢測在半雙工模式下發送和接收同時發生的情況。該芯片具有的IEEE1588功能方便日后設備升級時鐘同步功能。

2.2 A/D采集模塊設計

A/D 采集單元分為1 路高速采集和8 路低速采集兩部分,其中低速采集部分,分為2路隔離通道和6路非隔離通道,總圖框圖如圖3 所示。高速采集通道選用14 位的A/D6645,最高采樣率105 MSPS,并行輸出。低速采集通道選用24位的A/DS1278,單片并行8通道,最高采樣率144 KSPS,采用8 路串行輸出,同時采集8 路輸入信號。兩路隔離通道選用A/D215隔離運放。

基于DSP技與+FPGA器件實現數據采集設備的小型化

兩路隔離通道輸入電壓范圍±380 V,輸入阻抗為10 MΩ,1 路高速通道和6 路非隔離通道前端均采用運放衰減,分別實現±5 V 和±40 V 電壓輸入范圍,高輸入阻抗和寬范圍電壓輸入范圍使該設備能夠適應大部分被測系統,實現了設備的通用化。每通道前端采用壓敏電阻和自恢復保險絲設計寬范圍高可靠保護電路,保證設備的穩定性和安全性。

2.3 數字多用表模塊設計

基于DSP技與+FPGA器件實現數據采集設備的小型化

FPGA 內部邏輯控制功能切換、實現MAX134內部寄存器的讀寫,進而實現數字多用表功能。

3 軟件設計

3.1 網絡通訊功能實現方法

本設計利用DSP/BIOS 結合NDK 實現網絡通訊功能。DSP/BIOS 是TI 公司為C28x,C5000 和C6000 系列DSP開發的可剪裁實時多任務操作系統,同時也是CCS提供的一套多任務開發、硬件抽象、實時分析和系統配置的專用工具。DSP/BIOS以其功能豐富的APIs綜合管理系統內存,實現任務分配和調度,實時監測分析系統運行,并提供方便的數據通信接口和外設驅動開發工具。NDK是TI專門為網絡應用開發提供的網絡開發工具包,利用其TCP/IP協議棧開發網絡應用具有成本低、開發周期短的特點。網絡性能由套接字類型、套接字緩沖區、CPU速度和CPU緩沖等幾方面決定。要使用NDK 必須在DSP/BIOS 中配置TCP/IP 協議棧,主要在DSP/BIOS的。cdb文件中做以下配置:

(1)全局設置GBL

設置系統初始化函數dm642_init,用于設置L2 模式,分配MAC地址;

(2)設置MEM對象

配置程序、數據存儲區域及堆棧大小;

(3)設置HOOK對象

設置NDK的TCP/IP協議棧保存空間;

(4)設置PRD對象

設置NDK HAL庫中的定時驅動事件;

(5)設置線程TSK

靜態創建2個線程:TSK_idle線程,優先級最低,當系統沒有其他任務執行時運行;TSK_main主線程,優先級最高,用于配置服務器信息及啟動HTTP服務。

配置文件生成之后,在DSP/BIOS 中編寫網絡主線程TSK_main,用于啟動運行TCP/IP 協議棧,啟動HTTP服務,同時不斷監測和響應網絡底層事件。在主線程中可以動態創建任務,用于實現與其他網絡設備的網絡通訊功能。

3.2 多任務線程管理機制

為了優化CPU資源,實現各功能的協調運作,需要合理劃分功能、規劃任務。本設計構建了按優先級從高到低創建了高速A/D 線程、低速A/D 線程、數字多用表線程、網絡傳輸線程和網絡配置線程。其中,網絡傳輸任務是最核心的任務線程,主要完成創建線程、網絡命令解析、通道查詢和數據上傳的功能,流程圖如5所示。

基于DSP技與+FPGA器件實現數據采集設備的小型化

網絡傳輸任務使用套接字編程,工作在服務器模式,通訊方式采用TCP.首先調用fdOpenSession()函數建立文件描述表,調用socket()創建套接字,然后綁定IP信息、監聽,然后等待客戶端連接請求,一旦客戶端連接上,便調用fdSelect()函數檢測客戶端是否發送數據,如果有數據則接收,否則繼續檢測,除非客戶端斷開連接。在這種設計模式下,允許客戶端重復的執行斷開、連接操作,保證了系統工作的穩定性。

DSP/BIOS 支持硬件中斷(HWI)、軟件中斷(SWI)、任務(TSK)和空閑線程(IDL)4種類型的線程,它們的線程優先級從高到低。硬件中斷線程主要用來處理響應時間要求嚴格的請求,同時它的優先級最高,能搶占當前運行的其他線程及時運行,本設計各線程運行調度狀態如圖6所示。

基于DSP技與+FPGA器件實現數據采集設備的小型化

圖中黑色陰影部分表示線程運行,白色不封表象線程掛起。高速A/D處理的數據量最大,對處理響應的時間要求嚴格,故將它的優先級設為最高,能搶占當前運行的其他線程及時運行,保證數據實時上傳,低速A/D線程和數字多用表線程的優先級根據其對時間的要求逐次降低。

4 測試

為了測試接口板的網絡通訊功能,使用PC 機作為客戶端,與設備通過路由器連在局域網內。設備作為服務器端,在PC機端采用VS2005編寫上位機網絡通訊程序,每次傳輸46 720 B數據,在開始和結束數據傳輸時刻讀取系統時間,并計算出網絡傳輸的速率,如圖7所示。

基于DSP技與+FPGA器件實現數據采集設備的小型化

DM642中L2的Cache大小會影響網絡傳輸速度,實驗發現,當Cache大小在128 KB是,傳輸速率達到了最佳,為89.2 Mb/s,由于在局域網中網絡環境相對復雜等原因,沒有達到理想的100 Mb/s的傳輸速率。A/D數據采集和數字多用表功能的測試,利用Agilent E3631A直流電源、Agilent 34110A6位半數字多用表和正泰TDGC2-0.2電源模塊等儀器,測試結果如表1和表2所示。

基于DSP技與+FPGA器件實現數據采集設備的小型化

基于DSP技與+FPGA器件實現數據采集設備的小型化

5 結語

本設備選用高性能高集成芯片,采用DSP+FPGA的主控方案,實現了數據采集設備的小型化。前端調理電路支持多種信號的寬動態范圍測量,并具有可靠的過壓保護,保證了設備的通用性與安全性。以DM642 的硬件資源為基礎,通過調用NDK提供的APIs,實現了百兆以太網的傳輸。同時,利用DSP/BIOS的多任務機制,實現網絡控制、數據采集以及網絡通訊的有效配合,保證底層高速采集的大數據量快速可靠得上傳給上位機。

實際應用表明,該設備穩定可靠、實時性強、兼容多種被測系統,在數據采集領域中有一定的應用價值。

收藏 人收藏
分享:

評論

相關推薦

小梅哥FPGA設計思想與驗證方法視頻教程

剛剛錄制了一個fpga開發流程的視頻,該視頻為投石問路,主要是想聽聽大家對于小梅哥在錄制視頻時需要注意的內容以及希望系列
發表于 03-24 00:00 ? 37952次 閱讀
小梅哥FPGA設計思想與驗證方法視頻教程

未來的核心技術 FPGA和可編程HPC

FPGA為高性能計算和機器學習提供了一種早期的架構專門化選項。體系結構專門化是繼續改進性能的一種選擇....
發表于 08-23 15:09 ? 10次 閱讀
未來的核心技術 FPGA和可編程HPC

賽靈思發布史上最大容量FPGA芯片VU19P

在初創企業Cerebras剛剛推出史上最大的芯片(ipad般大,集成1.2萬億個晶體管)WSE不久,....
發表于 08-23 14:59 ? 19次 閱讀
賽靈思發布史上最大容量FPGA芯片VU19P

怎么設計基于FPGA和DSP的雷達模目信號系統?

雷達系統在研制過程中,各部分往往是并行的,在調試信號處理分系統時,如果天線沒做好,就得不到陣面送下來的回波數據,這時調試...
發表于 08-23 08:20 ? 11次 閱讀
怎么設計基于FPGA和DSP的雷達模目信號系統?

集軟核處理器的嵌入式設計平臺怎么實現?

片上可編程系統 (System On a Programmable Chip,SOPC)是Altera公司提出來的一種靈活、高效的SoC解決方案。SOPC...
發表于 08-23 08:18 ? 23次 閱讀
集軟核處理器的嵌入式設計平臺怎么實現?

嵌入式數控系統有什么突破?

      現有的數控系統中多采用工控機加運動控制卡的計算機數控系統方案進行運動控制器的設計。隨著工控機整...
發表于 08-23 08:17 ? 39次 閱讀
嵌入式數控系統有什么突破?

FPGA自動調焦過程怎么實現?

基于圖像技術的自動調焦方法,是從與傳統的自動調焦技術完全不同的角度出發,直接對拍攝的圖像采用圖像處理技術,對圖像進行成像...
發表于 08-23 07:53 ? 11次 閱讀
FPGA自動調焦過程怎么實現?

使用MAX7219驅動LED顯示器怎么顯示連續數?

顯示是單片機應用系統中非常重要的環節,通常用數碼管顯示器LED作為輸出設備顯示一些信息和結果。在很多設備中,往往需要顯示一...
發表于 08-23 07:43 ? 58次 閱讀
使用MAX7219驅動LED顯示器怎么顯示連續數?

RD-GALJP算法結構是什么?

在處理微弱信號的時候自適應濾波器所處的環境可能是非平穩的,輸入信號的自相關矩陣和互相關向量等算法參量將隨時間變化,會對濾...
發表于 08-23 07:24 ? 17次 閱讀
RD-GALJP算法結構是什么?

怎么設計基于FPGA的汽車視頻和圖形控制系統?

LCD顯示器真是無處不在,在家庭、超市、體育館以及汽車內你都可以見到它們的身影。無疑車載LCD顯示系統是增長最快的市場。...
發表于 08-23 06:55 ? 14次 閱讀
怎么設計基于FPGA的汽車視頻和圖形控制系統?

怎么提高SRAM工藝FPGA的設計安全性?

隨著FPGA的容量、性能以及可靠性的提高及其在消費電子、汽車電子等領域的大規模應用,FPGA設計的安全性問題越來越引起人...
發表于 08-23 06:45 ? 9次 閱讀
怎么提高SRAM工藝FPGA的設計安全性?

新型電能量采集系統的主要功能是什么?

隨著計算機技術、網絡技術和大規模集成電路的高速發展,動態信號分析系統出現了向著網絡化方向發展的趨勢。以計算機技術、芯片技...
發表于 08-23 06:04 ? 67次 閱讀
新型電能量采集系統的主要功能是什么?

FPGA智能芯片的研發仍需努力

5G、AI 和邊緣計算等新興技術正將汽車、工業、醫療等各個領域推上數字化轉型的浪潮,傳統芯片急需向智....
發表于 08-22 17:52 ? 39次 閱讀
FPGA智能芯片的研發仍需努力

達摩院將發布新一代AI語音的FPGA芯片

在美國舊金山舉行的芯片行業頂級學術會議HOTCHIPS上,阿里巴巴達摩院發布了新一代AI語音FPGA....
發表于 08-22 17:49 ? 37次 閱讀
達摩院將發布新一代AI語音的FPGA芯片

使用FPGA設計LED點陣書寫顯示屏的詳細資料說明

本設計運用了基于Nios II 嵌入式處理器的SOPC 技術。系統以ALTERA 公司的Cyclon....
發表于 08-22 16:09 ? 31次 閱讀
使用FPGA設計LED點陣書寫顯示屏的詳細資料說明

集成350億晶體管的世界最大芯片誕生

在相同的半導體工藝下,晶體管集成數量和密度是決定一款芯片性能強弱的關鍵指標之一,比如AMD最新發布的....
發表于 08-22 14:58 ? 36次 閱讀
集成350億晶體管的世界最大芯片誕生

FPGA這塊芯片究竟有什么特別之處

據媒體報道,全球最大的可編程芯片(FPGA)廠商賽靈思日前正式推出了有史以來最大容量的FPGA芯片—....
發表于 08-22 14:48 ? 44次 閱讀
FPGA這塊芯片究竟有什么特別之處

UPS三電平數字化整流器的研究設計論文免費下載

數字控制技術因具有高度集成化的控制電路,精確的控制精度以及穩定的工作性能,如今已成為功率電力電子學的....
發表于 08-22 08:00 ? 18次 閱讀
UPS三電平數字化整流器的研究設計論文免費下載

淺談FPGA中的邏輯門與系統門

在ASIC的世界里,衡量器件容量的常用標準是等效門。這是因為不同的廠商在單元庫里提供了不同的功能模塊....
發表于 08-21 17:55 ? 64次 閱讀
淺談FPGA中的邏輯門與系統門

淺析FPGA中異步復位同步釋放的原理

復位信號的有效時長必須大于時鐘周期,才能真正被系統識別并完成復位任務。同時還要考慮,諸如:clk s....
發表于 08-21 17:51 ? 35次 閱讀
淺析FPGA中異步復位同步釋放的原理

AI的三種專用芯片 GPU和FPGA以及ASIC

人工智能的三大支撐是硬件、算法和數據,其中硬件指的是運行 AI 算法的芯片與相對應的計算平臺。在硬件....
發表于 08-21 17:48 ? 72次 閱讀
AI的三種專用芯片 GPU和FPGA以及ASIC

機器視覺系統培訓的詳細資料合集免費下載

機器視覺系統是指利用機器替代人眼做出各種測量和判斷。機器視覺是工程領域和科學領域中的一個非常重要的研....
發表于 08-21 17:09 ? 27次 閱讀
機器視覺系統培訓的詳細資料合集免費下載

FPGA的設計基礎之Verilog語言

硬件描述語言(HDL)是一種用形式化方法來描述數字電路和系統的語言。數字電路系統的設計者利用這種語言....
發表于 08-21 15:20 ? 35次 閱讀
FPGA的設計基礎之Verilog語言

用FPGA迎接AI時代而不是專用芯片

在AI芯片領域,前有英偉達GPU獨領風騷,后有谷歌對外開放TPU,賽靈思CEO Victor則認為F....
發表于 08-21 15:10 ? 99次 閱讀
用FPGA迎接AI時代而不是專用芯片

國產FPGA能否在5G通信商用圈分一杯羹

近日,中國首款5G商用手機在京東和蘇寧正式開售,這也意味著國內5G商用正式拉開序幕,一場通信史上的重....
發表于 08-21 15:04 ? 40次 閱讀
國產FPGA能否在5G通信商用圈分一杯羹

中國FPGA產業難改其依附式生存模式

眾所周知,芯片定義了產業鏈和生態圈的基礎計算架構,正如CPU是IT產業的核心一樣,芯片也是人工智能產....
發表于 08-20 17:51 ? 62次 閱讀
中國FPGA產業難改其依附式生存模式

FPGA發展勢頭強勁未來將大有可為

目前,AI芯片的研發方向主要分兩種:一是基于傳統馮·諾依曼架構的FPGA(現場可編程門陣列)和ASI....
發表于 08-20 17:47 ? 86次 閱讀
FPGA發展勢頭強勁未來將大有可為

使用SoPC進行嵌入式系統設計的技術詳細說明

介紹了Xilinx公司Virtex24 FX系列FPGA的特點,分析了該FPGA內嵌的PowerPC....
發表于 08-20 17:04 ? 17次 閱讀
使用SoPC進行嵌入式系統設計的技術詳細說明

嵌入式系統在醫療儀器上有什么樣的應用

討論嵌入式系統在醫療儀器上應用的可能性。方法: 說明嵌入式系統工作原理與現狀, 并提出具體應用實例。....
發表于 08-20 17:04 ? 23次 閱讀
嵌入式系統在醫療儀器上有什么樣的應用

嵌入式系統設計的問題詳細資料說明

許多嵌入式系統與桌面電腦計算程序相比,從本質上,有不同的設計約束條件。沒有哪一種單一特征能適用于不同....
發表于 08-20 16:45 ? 23次 閱讀
嵌入式系統設計的問題詳細資料說明

使用串口應用DMA中的多幀詳細說明

在實際通信應用中,一個突發之后,程序必須為下一個突發作準備。因此一般采用串口的DMA多幀方式但在串口....
發表于 08-20 16:45 ? 23次 閱讀
使用串口應用DMA中的多幀詳細說明

中國萬能芯片FPGA的研制獲得重大技術突破

媒體稱,雖然仍與國際巨頭存在巨大差距,但從規模上看,新FPGA已超出現有的中國國產FPGA很多,實現....
發表于 08-20 14:46 ? 283次 閱讀
中國萬能芯片FPGA的研制獲得重大技術突破

人工智能芯片一共分為哪幾種

現在的電腦,采用的都是馮·諾依曼架構。它的核心架構就是處理器和存儲器是分開布局的,所以CPU(中央處....
發表于 08-20 14:42 ? 67次 閱讀
人工智能芯片一共分為哪幾種

FPGA能否在下一代神經網絡方面擊敗GPU

FPGA為高性能計算和機器學習提供了一種早期的架構專門化選項。體系結構專門化是繼續改進性能的一種選擇....
發表于 08-20 14:38 ? 42次 閱讀
FPGA能否在下一代神經網絡方面擊敗GPU

Xilinx FPGA開發板SP605的電路原理圖免費下載

本文檔的主要內容詳細介紹的是Xilinx FPGA開發板SP605的數據手冊免費下載。
發表于 08-20 10:44 ? 35次 閱讀
Xilinx FPGA開發板SP605的電路原理圖免費下載

微機保護裝置硬件系統構成

微機保護裝置是以CPU為核心,根據數據采集系統采集到的電力系統的實時數據,按照給定的算法來檢測電力系....
發表于 08-20 09:50 ? 52次 閱讀
微機保護裝置硬件系統構成

微軟發布基于FPGA的深度學習平臺Brainwave

據微軟官方博客顯示,當使用英特爾Stratix 10 FPGA時,Brainwave可在無批處理的情....
發表于 08-19 17:51 ? 53次 閱讀
微軟發布基于FPGA的深度學習平臺Brainwave

關于DSP功放的應用以及它的優勢

DSP功放是指采用DSP芯片,可以通過電腦調教,每個聲道的參數(EQ延時分頻點等),是可以通過電腦更....
發表于 08-19 17:45 ? 55次 閱讀
關于DSP功放的應用以及它的優勢

關于FPGA中跨時鐘域的問題分析

跨時鐘域問題(CDC,Clock Domain Crossing )是多時鐘設計中的常見現象。在FP....
發表于 08-19 14:52 ? 37次 閱讀
關于FPGA中跨時鐘域的問題分析

發明了FPGA的賽靈思將要再次超越自我

FPGA芯片廠商賽靈思(Xilinx) 在京舉行了一場信任 CEO 見面會,新任CEO Victor....
發表于 08-19 14:47 ? 51次 閱讀
發明了FPGA的賽靈思將要再次超越自我

基于FPGA與W3150A+的以太網接口設計

以太網接口的設計通常有三種方案:其一是采用FPGA實現物理層、網絡層、接入層和傳輸層等各層的描述,該....
發表于 08-19 14:41 ? 55次 閱讀
基于FPGA與W3150A+的以太網接口設計

使用FPGA實現I2C總線主機控制器的應用實例資料免費下載

在以51單片機為核的小型電路設計中,沒有足夠的I/O端口與內部時鐘中斷實現I2C總線功能。本文運用V....
發表于 08-19 08:00 ? 82次 閱讀
使用FPGA實現I2C總線主機控制器的應用實例資料免費下載

USB總線轉接芯片CH341的數據手冊免費下載

CH341 是一個 USB 總線的轉接芯片,通過 USB 總線提供異步串口、打印口、并口以及常用的 ....
發表于 08-19 08:00 ? 43次 閱讀
USB總線轉接芯片CH341的數據手冊免費下載

基于FPGA實現多種小波變換

基于提升框架的小波變換方法,利用FPGA 可編程特性可實現多種小波變換。提升框架(LS :Lifti....
發表于 08-18 09:47 ? 103次 閱讀
基于FPGA實現多種小波變換

FPGA在計算加速應用中與GPU有什么區別

FPGA 是一堆晶體管,你可以把它們連接(wire up)起來做出任何你想要的電路。它就像一個納米級....
的頭像 Wildesbeast 發表于 08-17 11:29 ? 396次 閱讀
FPGA在計算加速應用中與GPU有什么區別

菲數科技以FPGA布局運算加速產業發展

FPGA(Field Programmable Gate Array)即“現場可編程門陣列”,是指一....
發表于 08-16 17:57 ? 111次 閱讀
菲數科技以FPGA布局運算加速產業發展

賽靈思將如何攜FPGA突圍車載集成電路市場

在“血肉橫飛”的自動駕駛之戰中,車載集成電路也是一股不可忽視的力量。不過,眼下這個市場上最受投資者關....
發表于 08-16 17:53 ? 45次 閱讀
賽靈思將如何攜FPGA突圍車載集成電路市場

紫光同創將大幅增資加速發展FPGA的研發

作為紫光集團從“芯”到“云”戰略中芯片板塊的重點發展方向,深圳市紫光同創電子有限公司的發展得到了紫光....
發表于 08-16 17:49 ? 96次 閱讀
紫光同創將大幅增資加速發展FPGA的研發

用途單一但性能強勁的芯片FPGA將大有可為

與CPU相比,FPGA跟普通消費者的距離有點遠,因為它不是面向消費級市場的,主要是給企業市場使用的。
發表于 08-16 14:47 ? 63次 閱讀
用途單一但性能強勁的芯片FPGA將大有可為

英特爾為加注FPGA產業而收購Omnitek

據了解,Omnitek的技術在 FPGA 上實現了定制的高性能視覺和人工智能 (AI) 推理功能,能....
發表于 08-16 14:44 ? 31次 閱讀
英特爾為加注FPGA產業而收購Omnitek

國產自主研發的FPGA芯片已經開始批量出貨

據悉,紫光同創的FPGA產品可以廣泛應用于通信領域,對于華為、中興等通信設備企業來說,是非常不錯的可....
發表于 08-16 14:40 ? 94次 閱讀
國產自主研發的FPGA芯片已經開始批量出貨

使用 Python 和 Jupyter 筆記本快速構建基于 FPGA 的設計并進行編程

ADUM3211 使用磁性耦合機制,以高達 1000 kbps 的數據速率跨越隔離柵傳輸數據。因此,....
的頭像 丫丫119 發表于 08-16 10:23 ? 899次 閱讀
使用 Python 和 Jupyter 筆記本快速構建基于 FPGA 的設計并進行編程

如何使用FPGA實現TCP IP協議

隨著通信技術的進步,網絡帶寬以平均每 6 個月增長 1 倍的速度提高,然而 CPU 運算性能的增長速....
發表于 08-16 08:00 ? 31次 閱讀
如何使用FPGA實現TCP IP協議

英特爾推新款FPGA芯片是i7-8700K性能的100倍

Intel再次隆重介紹了自家的Stratix 10 TX FPGA芯片。這是地球上最快的FPGA芯片....
發表于 08-15 17:53 ? 116次 閱讀
英特爾推新款FPGA芯片是i7-8700K性能的100倍

使用DSP進行FIR數字濾波器設計的詳細資料論文免費下載

本文闡述了數字濾波器的特點和設計方法,對FIR和IIR濾波器進行了比較,對數字濾波器的應用范圍、應用....
發表于 08-15 17:50 ? 104次 閱讀
使用DSP進行FIR數字濾波器設計的詳細資料論文免費下載

英特爾將大幅降低FPGA的使用門檻

隨著數據中心市場的快速增長,圍繞著數據中心領域的芯片競爭也變得愈發激烈。為了將數據轉化成有對用戶價值....
發表于 08-15 17:49 ? 430次 閱讀
英特爾將大幅降低FPGA的使用門檻

英特爾Gold 6138P處理器將要整合Arria 10FPGA

Intel正式宣布,以現在準備開始量產Xeon Scalable處理器——Xeon Gold 613....
發表于 08-15 17:46 ? 39次 閱讀
英特爾Gold 6138P處理器將要整合Arria 10FPGA

在各個行業選型的模擬量數據采集卡有什么不同

在計算機廣泛應用的今天,數據采集的重要性是十分顯著的。它是計算機與外部物理世界連接的橋梁。各種類型信....
發表于 08-15 17:42 ? 54次 閱讀
在各個行業選型的模擬量數據采集卡有什么不同

DSP原理及應用的14個經典設計題目免費下載

要求: (1)繪制系統框圖(VISIO); (2)包括電源設計、復位電路設計、時鐘電路設計、存儲器設....
發表于 08-15 17:09 ? 85次 閱讀
DSP原理及應用的14個經典設計題目免費下載

基于FPGA平臺推出車規級前裝視覺ADAS解決方案

智能駕駛輔助技術供應商極目智能(下稱“極目”)正式對外發布旗下最新車規級視覺 ADAS 解決方案 J....
發表于 08-15 15:01 ? 59次 閱讀
基于FPGA平臺推出車規級前裝視覺ADAS解決方案

LC75056PE 帶Bongiovi DPS的汽車音響DSP

信息 LC75056PE是一款數字聲音處理器,它將音頻信號處理器,A / D,D / A和音量集成到單個芯片中,這是汽車音頻DSP的先決條件。程序從內部閃存ROM下載到DSP RAM中。 硬件: 模擬輸入(立體聲) 模擬輸入(單聲道) ADC 24位 DAC 24位+ EVR 數字輸入(IIS) 數字輸出(IIS) 采樣率轉換器(SRC) 主微控制器串行接口 DSP(24位) 電源電壓 邏輯(DSP):1.5V PLL電路:3.3V 晶體振蕩,數字I / O電源:3.3V CODEC模擬電源:3.3V 電路圖、引腳圖和封裝圖...
發表于 04-18 20:26 ? 2次 閱讀
LC75056PE 帶Bongiovi DPS的汽車音響DSP

THS1009 10 位 8MSPS ADC,具有雙通道、并行 DSP/uP、通道自動掃描和低功耗

信息描述The THS1009 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1009 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1009C is characterized for operation from 0°C to 70°C, and the THS1009I is characterized for operation from ...
發表于 04-18 20:10 ? 6次 閱讀
THS1009 10 位 8MSPS ADC,具有雙通道、并行 DSP/uP、通道自動掃描和低功耗

TLV1572 10 位 1.25 MSPS ADC 單通道 DSP/(Q)SPI IF S 極低功耗自動斷電功能

信息描述The TLV1572 is a high-speed 10-bit successive-approximation analog-to-digital converter (ADC) that operates from a single 2.7-V to 5.5-V power supply and is housed in a small 8-pin SOIC package.The TLV1572 accepts an analog input range from 0 to VCC and digitizes the input at a maximum 1.25 MSPS throughput rate. The power dissipation is only 8 mW with a 3-V supply or 25 mW with a 5-V supply. The device features an auto-powerdown mode that automatically powers down to 10 uA whenever a conversion is not performed. The TLV1572 communicates with digital microprocessors via a simple 3- or 4-wire serial port that interfaces directly to the Texas Instruments TMS320 DSPs and (Q)SPI compatible microcontrollers without using additional glue logic. Very high throughput rate, simple serial interface, SO-8 package, 3-V operation, and low power consumption make the TLV1572 an ideal choice for compact or remote high-speed systems.特性F...
發表于 04-18 20:09 ? 10次 閱讀
TLV1572 10 位 1.25 MSPS ADC 單通道 DSP/(Q)SPI IF S 極低功耗自動斷電功能

TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道輸出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
發表于 04-18 20:09 ? 8次 閱讀
TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道輸出、DSP/SPI、硬件可配置、低功耗

TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道輸出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
發表于 04-18 20:09 ? 4次 閱讀
TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道輸出、DSP/SPI、硬件可配置、低功耗

TLV1548 10 位 85kSPS ADC 系列 輸出,可編程供電/斷電/轉換速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
發表于 04-18 20:09 ? 8次 閱讀
TLV1548 10 位 85kSPS ADC 系列 輸出,可編程供電/斷電/轉換速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

TLV1544 10 位 85kSPS ADC 串行 輸出,可編程供電/斷電/轉換速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
發表于 04-18 20:09 ? 4次 閱讀
TLV1544 10 位 85kSPS ADC 串行 輸出,可編程供電/斷電/轉換速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可編程內部 基準、自動或 S/W 斷電、極低功耗

信息描述The TLV1570 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, an on-chip reference, and a high-speed serial interface. The device contains an on-chip control register allowing control of channel selection, conversion start, reference voltage levels, and power down via the serial port. The MUX is independently accessible, which allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore one signal conditioning circuit can be used for all eight channels.The TLV1570 operates from a single 2.7-V to 5.5-V power supply. The device accepts an analog input range from 0 V to AVDD and digitizes the input at a maximum 1.25 MSPS throughput rate. Power dissipation is only 8 mW with a 2.7-V supply or 40 mW with a 5.5-V supply. The device features an autopower-down mode that automatically ...
發表于 04-18 20:09 ? 12次 閱讀
TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可編程內部 基準、自動或 S/W 斷電、極低功耗

TLC1550 10 位,164kSPS ADC,并行輸出、直接 I/F 到 DSP/uProcessor、10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (μP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from ?40°C to 85°C. The TLC1550M is characterized over the full military range of ?55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC? Single-Po...
發表于 04-18 20:07 ? 46次 閱讀
TLC1550 10 位,164kSPS ADC,并行輸出、直接 I/F 到 DSP/uProcessor、10 通道

TLC1518 10 位 400kSPS ADC,具有串行輸出、SPI/DSP 兼容接口、關斷狀態、8 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
發表于 04-18 20:07 ? 42次 閱讀
TLC1518 10 位 400kSPS ADC,具有串行輸出、SPI/DSP 兼容接口、關斷狀態、8 通道

TLC1514 10 位 400kSPS ADC,具有串行輸出、SPI/DSP 兼容接口、關斷狀態、4 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
發表于 04-18 20:07 ? 41次 閱讀
TLC1514 10 位 400kSPS ADC,具有串行輸出、SPI/DSP 兼容接口、關斷狀態、4 通道

TLC1551 10 位,164kSPS ADC 并行輸出,直接 I/F 至 DSP/微處理器,10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (μP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from ?40°C to 85°C. The TLC1550M is characterized over the full military range of ?55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC? Single-Po...
發表于 04-18 20:07 ? 47次 閱讀
TLC1551 10 位,164kSPS ADC 并行輸出,直接 I/F 至 DSP/微處理器,10 通道

THS12082 12 位、8MSPS ADC,具有雙通道、DSP/uP 接口、16X FIFO、通道自動掃描、低功耗

信息描述The THS12082 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS12082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided.An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the appl...
發表于 04-18 20:06 ? 43次 閱讀
THS12082 12 位、8MSPS ADC,具有雙通道、DSP/uP 接口、16X FIFO、通道自動掃描、低功耗

THS1209 12 位、8 MSPS ADC 雙通道、DSP/uP 接口、通道自動掃描、低功耗

信息描述The THS1209 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1209 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1209C is characterized for operation from 0°C to 70°C, and the THS1209I is characterized for operation from ...
發表于 04-18 20:06 ? 58次 閱讀
THS1209 12 位、8 MSPS ADC 雙通道、DSP/uP 接口、通道自動掃描、低功耗

THS1207 12 位,6MSPS 同步采樣四通道 ADC;包括并行 DSP/uP I/F 通道自動掃描

信息描述The THS1207 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1207 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential-inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1207C is characterized for operation from 0°C to 70°C, the THS1207Iis characterized for operation from ?40°...
發表于 04-18 20:05 ? 66次 閱讀
THS1207 12 位,6MSPS 同步采樣四通道 ADC;包括并行 DSP/uP I/F 通道自動掃描

BELASIGNA R281 始終聆聽,語音觸發音頻DSP系統

信息 BelaSigna?R281是一款超低功耗語音觸發解決方案,適用于各種消費電子設備。在典型的應用中,BelaSigna R281“始終在聆聽”。并且將檢測單個用戶訓練的觸發短語,當檢測到該觸發短語時斷言喚醒信號。 “始終開啟”。平均功耗小于300 uW的關鍵短語檢測(不包括麥克風的功耗)可保持待機電池壽命。 BelaSigna R281是一款超小型解決方案,可同時提供采用5 mm x 5mm QFN32封裝和2.42 mm x 2.74 mm WLCSP封裝。它可以設計在單層PCB上,具有4 mil布線和最少量的外部元件。 需要一個外部的I C主控制器來配置器件進行操作。 超低功耗 卓越績效 混合信號 Easy Design-In 優勢特點 主要功能 久經考驗的超低功耗數字信號處理(DSP)技術 ?最初為助聽器開發的音頻DSP技術在以下方面具備所需的計算能力極低電流消耗 ?...
發表于 04-18 19:42 ? 59次 閱讀
BELASIGNA R281 始終聆聽,語音觸發音頻DSP系統

THS10082 具有雙通道、并行 DSP/uP 接口、16X FIFO、通道自動掃描、低功耗的 10 位 8MSPS ADC

信息描述The THS10082 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS10082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the app...
發表于 04-18 19:06 ? 44次 閱讀
THS10082 具有雙通道、并行 DSP/uP 接口、16X FIFO、通道自動掃描、低功耗的 10 位 8MSPS ADC

THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自動掃描功能和低功耗模式

信息描述The THS1206 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1206 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the applic...
發表于 04-18 19:06 ? 46次 閱讀
THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自動掃描功能和低功耗模式

THS1007 10 位 6MSPS 同步采樣四路通道 ADC;包含并行 DSP/uP I/F 通道 自動掃描

信息描述 The THS1007 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1007 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1007C is characterized for operation from 0°C to 70°C, and the THS1007I is characterized for operation from ...
發表于 04-18 19:06 ? 50次 閱讀
THS1007 10 位 6MSPS 同步采樣四路通道 ADC;包含并行 DSP/uP I/F 通道 自動掃描

THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自動掃描和低功耗

信息描述The THS10064 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS10064 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to improve data transfers to the processor. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. Two diffe...
發表于 04-18 19:06 ? 42次 閱讀
THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自動掃描和低功耗
14086期4场进球开奖
4场进球彩赛程什么意思 足球4场进球 4场进球彩过滤软件 4场进球彩怎么叫中奖 河北体彩4场进球samplingid126 湖南体彩足彩4场进球samplingid123 河北体彩4场进球samplingid103 4场进球360 4场进球的玩法 4场进球彩18078期开奖 4场进球彩开奖历史 4场进球彩预测方法 2017年12月4场进球 4场进球奖金 4场进球最新开奖
3d开奖号578前后关 广东时时彩开彩结果查询 湖南体彩网幸运赛车 快速时时计算方法如下 四川省金七乐今日开奖结果 西宁十一选五开奖结果 秒速时时平台推荐 黑龙江时时11 天津市时时彩开奖 安徽十一选五前三直遗漏号 老时时开奖结果公布 快乐赛走势图 秒速时时彩的秘诀 66幸运飞艇彩票计划导航 河北时时怎么玩 红中赖子麻将